

# SEABAS

## (Soi EvAluation BoArd with Sitcp)

### User's Manual


Design and Produced on Spring 2008.

Rev. 0.2, Jun. 18, 2010

Tomohisa Uchida([uchida@hep.phys.s.u-tokyo.ac.jp](mailto:uchida@hep.phys.s.u-tokyo.ac.jp))

&

Yasuo Arai ([yasuo.arai@kek.jp](mailto:yasuo.arai@kek.jp))



## 1. 概要

SEABAS (Soi EvALuation BoARd with Sitcp)は SOI Pixel チップの試験及び高速読み出しの為に汎用ボードで、各 SOI チップに合わせたサブ・ボードと一緒に用います。SEABAS の概略図を図 1 に示します。サブボードとの間は、IEEE P-1386 Common Mezzanine Card Standard 64ピンコネクタ4個で接続されます。




図 1. SEABAS ボード概要。

SiTCP はハードベースの TCP プロセッサです。全てのプロトコル処理をハードウェアで行います。ハード上で処理するので高速転送する事が可能でイーサネット回線の帯域上限で安定して TCP データ転送することが出来ます。

## 2. 電源

+5V, ?A の電源を用意して下さい

## 3. 注意

初めて使用するときは J 14 のジャンパを接続して使用してください。

ジャンパピンを接続すると以下の値を使用して SiTCP が動作します

- MAC address=01-00-C0-A8-00-10
- IP address = 192.168.0.16
- TCP port # = 24
- UDP RBCP port # =4660

設定値の書き換えについては「SiTCP パラメータの書き換え」章を参照してください。

ボードに電源を接続する前に電源の出力を確認

ボードに接続する前に出力が $\pm 5V$ であることを確認

#### 使用するVIOを調整

USER-FPGA の VIO は可変電圧レギュレータにより約 1.8-3.3V の範囲で自由に設定できるようになっています。

使用する前に各テストポイントの電圧をテスタで確認してください

#### 4. FPGAダウンロード

USER-FPGA用JTAG コネクタ

J12 14pin コネクタ (Xilinx標準コネクタ)

Xilinx Platform Cable USBなどを使用してFPGAデータ (\*.mcs) をPROM XCF08Pに書き込んでください。

**J13 は SiTCP-FPGA 用コネクタですので使用しないで下さい。**

#### 5. ユーザI/F

ユーザインタフェースはTCP データ IF とレジスタ I F の 2 種類があります。

##### 5.1. TCP I/F

TCP IFはTCPを使用してデータ通信を行う為のIFです。このIFの使い方は同期FIFO RAMに似ています。データの読み書きのみでTCPを使ってデータ転送することが出来ます。以下にインタフェース信号を示します。

信号名	IO	説明
USR_CLK	O	TCP IF 用クロック, (13MHz 以上: 奨励 25MHz)
USR_ACTIVE	I	TCP 使用可能状態。TCP コネクションが確立すると使用可能状態になる。 H: 使用可能 L:使用不可
USR_CLOSE_REQ	I	TCP コネクション・クローズ要求 PC からのコネクション閉鎖要求 H: クローズ要求 L:通常通信状態
USR_CLOSE_ACK	O	TCP コネクション・クローズ返答 PC への TCP コネクション閉鎖要求 H: クローズ要求 L:通常通信状態
USR_TX_AFULL	I	送信バッファの Full Flag H:書き込み不可 L:書き込み可
USR_TX_WE	O	送信データのライトイネーブル

		H:データ書き込み L:通常状態
USR_TX_WD	O	送信データ, 8bit データ幅
USR_RX_EMPTY	I	受信バッファの Empty Flag H:受信データあり L:受信データなし
USR_RX_RE	O	受信バッファからのデータ読みだし要求
USR_RX_RV	I	受信データ確定信号 H:USR_RX_RD が確定 L:USR_RX_RD が未確定
USR_RX_RD	I	受信データ, 8bit データ幅

全ての信号はUSR\_CLKに同期しています。

## 通常の使い方

### ①電源投入、リセット後

USR\_CLK を出力してください（周波数は 25MHz 程度が使いやすいと思います）。

### ②TCPコネクション確立前

TCPコネクションが確立(TCPを使用できるまで)するまでUSR\_ACTIVE=Lになっています。多くのアプリケーションではデータ転送できない状態は装置が停止している状態とみなせるので、この信号を回路のリセット信号に使用することができます。また、USR\_ACTIVE=Lの状態では各出力信号を以下の状態にしてください。

USR\_CLOSE\_ACK=L,

USR\_TX\_WE=L,

USR\_RX\_RE=L

### ③TCPコネクション確立後

TCPコネクションが確立するとUSR\_ACTIVE=Hになります。この状態になるとTCP回線を使用できますのでデータを送受信できるようになります。

### ④データ送信

USR\_ACTIVE=HでUSR\_TX\_AFULL=Lの時にデータを送信バッファに書き込むことができます。データの書き込みは送信データをUSR\_TX\_WDに出力しUSR\_TX\_WE=Hにする事で書き込むことができます。同期IFなので1クロックで1バイト送信する事ができます。

USR\_ACTIVE=Hであり、USR\_TX\_AFULL=Hになったら、送信を8クロック以内に停止しなければいけません。9クロック以上送信した場合はエラーが発生しTCPコネクションが切れま

すので注意して下さい。再びUSR\_ACTIVE=Lになったら送信データの書き込みを始めてください。

USR\_ACTIVE=LになったらUSR\_TX\_WE=Lにして送信を直ぐに停止してください。この状態ではコネクションは閉じてしまっているので、回路をリセットして初期状態にしてください。通常はコネクション閉鎖手続きをするので、突然この状態になることはありません。後のコネクション閉鎖を読んでください。

#### ⑤データ受信

データを受信するとUSR\_RX\_EMPTY=Lになります。データ処理準備が出来たらUSR\_RX\_RE=Hにしてデータを読み出してください。データある限りデータがUSR\_RX\_RDに設定されUSR\_RX\_RV=Hで有効なデータであることが分かります。もし、継続してデータを受信できる場合はUSR\_RX\_RE=Hにしたままデータを受信してください。受信バッファが空になるとUSR\_RX\_EMPTY=H、USR\_RX\_RV=Lになります。

USR\_ACTIVE=Lになったらコネクションが閉じてしまっているので、回路をリセットして初期状態にしてください。通常はコネクション閉鎖手続きをするので、突然この状態になることはありません。後のコネクション閉鎖を読んでください。

#### ⑥コネクション閉鎖

通常SiTCPはTCPサーバとして動作させるのでPCによりコネクションを開き、PCによってコネクションを閉じます。この場合以下のような手続きをしてください

USR\_ACTIVE=HでUSR\_CLOSE\_REQ=Hになります。これはPCがTCPコネクションを閉じるためにTCP FIN Flagを送ってきたことを示します。

送信データが無い場合はUSR\_CLOSE\_ACK=Hにして閉じてもいい事をSiTCPに知らせてください。一度USR\_CLOSE\_ACK=HにしたらUSR\_CLOSE\_REQ=Hの間USR\_CLOSE\_ACK=Hを保持してください。途中、USR\_ACTIVE=Lになる時がありますが、USR\_CLOSE\_REQ=Hなら継続してUSR\_CLOSE\_ACK=Hを保持してください。その後、USR\_CLOSE\_REQ=LになったらUSR\_CLOSE\_ACK=Lにしてください。

送信データ無ければ直ぐに応えてコネクションを閉じる手続きを行うのですが、送信データが在る場合は、先ず切の良い部分まで送信データを書き込んでください。書き込んだ後にUSR\_CLOSE\_ACK=Hにしてください。その後は先の送信データが無い場合と同じです。

## 5.2 レジスタ I/F

レジスタ I/Fはレジスタ設定用のI/Fです。SiTCPのローコントロールを使用してPCからレジスタを設定する事ができます。

PcからアクセスするにはRBCPを使います。RBCPについては参考プログラムとSiTCPの論文を参照してください。USER\_FPGAが使用できるアドレス空間は 0x0000\_0000 - 0xEFFF\_FFFF までです。

信号名	IO	説明
REG_CLK	I	レジスタ I/F 用クロック(500KHz)
REG_ACT	I	I F 使用状態 レジスタ I/F の使用状態を示す H: 使用中 L: アイドル
REG_DO	I	SiTCP からのシリアルデータ入力
REG_DI	O	SiTCP からのシリアルデータ出力

全ての信号はREG\_CLKに同期しています。

別紙「USER\_FPGA説明図Rev00.ppt」を参照してください。

アドレスの幅を指定できます。シリアル転送効率を上げる為に使用するアドレス空間に応じたアドレス長を選択できます。DIP SW (SW5)の8,7で指定します。0: 8bit, 1:16bit, 2:24bit, 3:32bit。基板シルクの0, 1は間違っています。ONで1になりますので注意してください。16bitを選択する時はbit8=ON, bit7=OFFに設定してください。

## 6. SiTCPパラメータの書き換え

IPアドレス、MACアドレスなどを書き換える方法を説明します。  
付録のSiTCP\_Configフォルダ中の以下のファイルを使用します。

1. wrE2pRom.c (書き込みプログラム)
2. bcp.c (RBCPアクセス用関数定義ファイル)
3. bcp.h (ヘッダファイル)
4. myAtoi.c (ASCIIからINTへ変換する関数定義ファイル)
5. setValues.txt (設定ファイル)

このプログラムはCygwin, Linux環境で動作確認済みです。

## 7. 使用方法

以下に使用方法説明します。

## 7.1. プログラムのコンパイル

WrE2pRom.c をコンパイルしてください。

## 7.2. 設定ファイルの編集

SetValue.txtを希望の設定内容に合わせて書き換えます。




図 設定ファイルの例

上に設定ファイルの例を示します。一番左側の数字が設定値でその他はコメントです。通常書き換える必要がある箇所は以下の3つです。

1. MAC address
2. IP address
3. TCP port number
4. UDP port number

MAC addressはコメントとしてMY\_MAC\_ADDR[47:0]と書いてある箇所です。図中ではMAC address として01-00-C0-A8-00-10を設定しています。

閉じたネットワークの実験で使用するときはローカルアドレスの01-00-XX-XX-XX-XXを使用すれば良いと思います。XXはIP address と同じにしておくと管理が楽です。

IP addressはコメントとしてMY\_IP\_ADDR[31:0]と書いてある箇所です。図中ではC0:A8:00:10(192.168.0.16)が設定されます。閉じたネットワークの実験で使用するときはローカルアドレスの192.168.X.Xを使用すれば良いと思います。

TCP port numberはMY\_TCP\_DATA\_PORT[15:0]と書いてある箇所です。図中ではTCP port number として0x0018 (24)を設定しています。(朱書 : 2010/06/18 修正)

UDP port numberはMY\_UDP\_RBCP\_PORT[15:0]と書いてある箇所です。図中ではUDP port number として0x1234 (4660)を設定しています。

### 7.3. プログラムの実行

まず、読みだしボードのジャンピンJ14を接続してください。その後電源を入れてください。

ネットワークケーブルを接続してください。この状態で読みだしボードのIP addressは192.168.0.16になります。

プログラムの実行ディレクトリに設定ファイルをコピーしてプログラムを実行してください。引数は必要ありません。

```
Verify data...
```

```
Done
```

と表示されれば正常に書き込みが終了です。

```
Verify data...
```

```
Error
```

と表示された場合は書き込みに失敗しているので、再度試みてください。数回実行してもErrorが表示される場合、実装ミスなどのハードウェアの障害が大きいのので調査してください。

書き込みが終了したら、ジャンパーを取り外して電源を入れなおしてください。設定した値を使用して動作を開始します。